|
 |
FPGA小知识 |
|
|
|
|
|
“速度”指设计在芯片上稳定运行，所能够达到的最高频率， 这个频率由设计的时序状况决定，和设计满足的时钟周期， PAD to PAD Time ， Clock Setup Time ， Clock Hold Time ， Clock-to-Output Delay 等众多时序特征量 密切相关。“面积”指一个设计消耗 FPGA/CPLD 的逻辑资源的数量，对于 FPGA 可以用 所消耗的触发器（ FF ）和查找表（ LUT ）来衡量，更一般的衡量方式可以用设计所 占用的等价逻辑门数。面积（ area ）和速度（ speed ）这两个指标贯穿着 FPGA/CPLD 设计的始终， 是设计质量的评价的终极标准。这里我们就讨论一下关于面积和速度的两个最基本 的概念：面积与速度的平衡和面积与速度的互换。 面积和速度是一对对立统一的矛盾体。要求一个同时具备设计面积最小，运行 频率最高是不现实的。更科学的设计目标应该是在满足设计时序要求（包含对设计 频率的要求）的前提下，占用最小的芯片面积。或者在所规定的面积下，使设计的 时序余量更大，频率跑得更高。这两种目标充分体现了面积和速度的平衡的思想。 关于面积和速度的要求，我们不应该简单的理解为工程师水平的提高和设计完美性 的追求，而应该认识到它们是和我们产品的质量和成本直接相关的。如果设计的时 序余量比较大，跑的频率比较高，意味着设计的健壮性更强，整个系统的质量更有 保证；另一方面，设计所消耗的面积更小，则意味着在单位芯片上实现的功能模块 更多，需要的芯片数量更少，整个系统的成本也随之大幅度削减。 作为矛盾的两个组成部分，面积和速度的地位是不一样的。相比之下，满足时 序、工作频率的要求更重要一些，当两者冲突时，采用速度优先的准则。 面积和速度的互换是 FPGA/CPLD 设计的一个重要思想。从理论上讲，一个设计 如果时序余量较大，所能跑的频率远远高于设计要求，那么就能通过功能模块复用 减少整个设计消耗的芯片面积，这就是用速度的优势换面积的节约；反之，如果一 个设计的时序要求很高，普通方法达不到设计频率，那么一般可以通过将数据流串 并转换，并行复制多个操作模块，对整个设计采取“乒乓操作”和“串并转换”的 思想进行运作，在芯片输出模块再在对数据进行“并串转换”，是从宏观上看整个 芯片满足了处理速度的要求，这相当于用面积复制换速度提高。面积和速度的互换 的具体操作有很多的技巧，比如模块复用，“乒乓操作”，“串并转换”等，需要在工作中积累掌握。
|
|
