VHDL小知识

FPGA知识
CPLD知识
Verilog知识
VHDL入门与概述
  • 什么是VHDL?
  • HDL语言的种类
  • VHDL程序的实体
       VHDL实体的组成
         类型说明
         端口说明
         实体说明
  • VHDL程序的结构体
        结构体命名
        信号定义

         VHDL属性
        VHDL进程

        VHDL标识符
        VHDL数字
        VHDL常量
        VHDL变量
        VHDL信号

        VHDL数据类型
         VHDL std_logic
        VHDL布尔量类型
         VHDL整形
        VHDL位类型
        VHDL位矢量类型
        VHDL位串
        VHDL实数类型
        VHDL数据类型转换

        VHDL操作符
        VHDL关系操作符
        VHDL逻辑操作符
        VHDL算术操作符
        VHDL并置操作符

        VHDL库
        VHDL程序包

       VHDL语句
       VHDL并行描述语句
       VHDL并发信号赋值语句
       VHDL条件信号赋值语句
       VHDL选择信号赋值语句

       VHDL顺序描述语句
       VHDL赋值语句
       VHDL IF
       VHDL CASE

       VHDL程序
        vhdl D触发器
        vhdl表决器
        vhdl乘法器
        vhdl地址译码
        vhdl二分频
        vhdl二选一
        vhdl非门
        vhdl分频器
        vhdl计数器
        vhdl寄存器
        vhdl加法器
        vhdl减法器
        vhdl七段数码管译码器
        vhdl三态总线收发驱动器
        vhdl四选一
        vhdl同步D触发器
        vhdl伪随机码m序列发生器
        vhdl移位寄存器

     VHDL行为描述法
     VHDL数据流描述法
     VHDL结构化描述法
  • 结构体的行为描述法

    所谓结构体的行为描述(behavioral descriptions),即对设计实体按算法的路径来描述。行为描述在EDA工程中称为高层次描述或高级描述,原因有以下两点:

    1)实体的行为描述是一种抽象描述,而不是某一个器件,对电子设计而言,是高层次的概括,是整体设计功能的定义,所以称为高层次描述。

    2)从计算机领域而言,行为描述和高级编程语言类似,所以计算机业内人士通常称之为高级描述。

    当用顺序执行结构体的行为描述时,设计工程师可为实体定义一组状态时序机制,不需要互连表,无须关注实体的电路组织和门级实现,这些完全由EDA工具综合生成,设计工程师只需注意正确的实体行为、准确的函数模型和精确的输出结果。例1-6为比较器的行为描述。

    【例1-6  结构体的行为描述

    LIBRARY IEEE;

    USE IEEE std_logic_1164.ALL;

    ENTITY comparator IS

    PORT (a,bIN std_logic_vector(7 downto 0);

              gout std_logic);

    END comparator;

    ARCHITECTURE behavioral OF  comparator

    BEGIN

      CompPROCESS(a,b)

        BEGIN

          IF a b THEN

              G <='1';

          ELSE

              G <='0';

          END IF;

        END process comp;

      END behavioral;

    实体的结构体采用一个简单的算法描述了实体行为,定义了实体的功能。

    输入8位数ab,若ab,则实体输出G1;若ab,则实体输出G0。输出取决于输入条件。

    进程标志comp是进程顺序执行的开始,END process comp是进程的结束。

    保留字processab)中,ab为敏感表,即ab每变化一次就有一个比较结果输出。实体输出是动态的G值,时刻代表着ab的比较结果。

     

     

     



      HDL|

    Copyright © 2005-2008 All Rights Reserved
    ARM开发板网 版权所有