在 VHDL 中 , 设计人员经常使用的数据类型是枚举类型 std_ulogic 和它的子类型 std_logic, 它们都是一个九值逻辑系统。在 VHDL-93 标准中 , 枚举类型 std_ulogic 的具体类型定义如下所示 :

TYPE std _ ulogic IS (' U', - - U ninitialized

'X', - - Forcing Unknown

'0', - - Forcing 0

‘1', - - Forcing 1

'l' , - - High Impedance

'W', - - Weak Unknown

'L' ,- - W eak 0

'H' , - - Weak 1 ,

-' - - Do n ' t care ) ;

这里需要注意的是 , 枚举类型 std_ulogic 中的 '0' , 1 ' 、 'L','H' 是逻辑值 , 它们是能够被综合的 ; ‘ Z' 和 ‘-' 作为三态驱动值和可忽略值也能够被综合 ;'U'， 'X' 和 'W' 作为一种抽象性较强的值 , 它们是不能被综合的。