VHDL小知识

FPGA知识
CPLD知识
Verilog知识
VHDL入门与概述
  • 什么是VHDL?
  • HDL语言的种类
  • VHDL程序的实体
    　　　VHDL实体的组成
    　　　　　类型说明
    　　　　　端口说明
    　　　　　实体说明
  • VHDL程序的结构体
    　　　　结构体命名
    　　　　信号定义

    　　 　 VHDL属性
    　　　　VHDL进程

    　　　　VHDL标识符
    　　　　VHDL数字
    　　　　VHDL常量
    　　　　VHDL变量
    　　　　VHDL信号

    　　　　VHDL数据类型
    　 　　 VHDL std_logic
    　　　　VHDL布尔量类型
    　　 　 VHDL整形
    　　　　VHDL位类型
    　　　　VHDL位矢量类型
    　　　　VHDL位串
    　　　　VHDL实数类型
    　　　　VHDL数据类型转换

    　　　　VHDL操作符
    　　　　VHDL关系操作符
    　　　　VHDL逻辑操作符
    　　　　VHDL算术操作符
    　　　　VHDL并置操作符

    　　　　VHDL库
    　　　　VHDL程序包

    　　　VHDL语句
    　　　VHDL并行描述语句
    　　　VHDL并发信号赋值语句
    　　　VHDL条件信号赋值语句
    　　　VHDL选择信号赋值语句

    　　　VHDL顺序描述语句
    　　　VHDL赋值语句
    　　　VHDL IF
    　　　VHDL CASE

    　　　VHDL程序
    　　　　vhdl D触发器
    　　　　vhdl表决器
    　　　　vhdl乘法器
    　　　　vhdl地址译码
    　　　　vhdl二分频
    　　　　vhdl二选一
    　　　　vhdl非门
    　　　　vhdl分频器
    　　　　vhdl计数器
    　　　　vhdl寄存器
    　　　　vhdl加法器
    　　　　vhdl减法器
    　　　　vhdl七段数码管译码器
    　　　　vhdl三态总线收发驱动器
    　　　　vhdl四选一
    　　　　vhdl同步D触发器
    　　　　vhdl伪随机码m序列发生器
    　　　　vhdl移位寄存器

    　VHDL行为描述法
    　VHDL数据流描述法
    　VHDL结构化描述法

    • VHDL并发信号赋值语句
    VHDL并发信号赋值语句

    并发信号赋值语句就是应用于结构体中进程和子程序之外的一种基本信号赋值语句 , 它与信号赋值语句的语法结构是完全一样的。作为一种并行描述语句 , 结构体中的多条并发信号赋值语句是并行执行的 , 它们的执行顺序是与书写顺序无关的。



    VHDL Verilog

      HDL|

    Copyright © 2005-2008 All Rights Reserved
    ARM开发板网 版权所有